دانلود کتاب Verilog: Modellbildung für Synthese und Verifikation
| عنوان فارسی | Verilog: مدل سازی برای سنتز و تایید |
|---|---|
| عنوان اصلی | Verilog: Modellbildung für Synthese und Verifikation |
| ناشر | Oldenbourg Wissenschaftsverlag |
| نویسنده | Bernhard Hoppe |
| ISBN | 9783486595079, 9783486580044 |
| سال نشر | 2006 |
| زبان | German |
| تعداد صفحات | 365 |
| فرمت کتاب | pdf - قابل تبدیل به سایر فرمت ها |
| حجم فایل | 6 مگابایت |
* نکته : همۀ کتاب های موجود در وبسایت زبان اصلی می باشد و کتاب ترجمه فارسی موجود نمی باشد.
توضیحات
فهرست مطالب
اطلاعات قبل از خربد